⑲ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60-38877

@Int_Cl_1

識別記号

庁内整理番号

❸公開 昭和60年(1985)2月28日

H 01 L 29/78

7377-5F

審査請求 未請求 発明の数 1 (全6頁)

匈発明の名称 絶縁ゲート半導体装置

②特 願 昭58-146335

29出 願 昭58(1983)8月12日

の発明者 飯島 の発明者 芦川 哲郎

高崎市西横手町111番地 株式会社日立製作所高崎工場内 高崎市西横手町111番地 株式会社日立製作所高崎工場内

①出 願 人

芦 川 和 俊 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 髙橋 明夫

外1名

明 細 看

発明の名称 絶縁ゲート半導体装置 特許翻求の範囲

1. 半導体核体をドレインとしてその一主要面の一部に上記基体と迎導電影の領域が形成され、この逆導電影領域を面の一部に基体と同導電影領域がソースとして形成され、ソースの形成されない逆導電影がメースとして形成され、ソースの形成されないと、が形成された絶縁ゲート半導体装置であって、ドレイン上の多結晶半導体層がゲートから電気的に分離されるとともにソースに投続されていることを特徴とする絶縁ゲート半導体装置。

発明の詳細な説明

〔技術分野〕

本発明は約録ゲート半球体装置、特に二重拡散による凝型のパワーMOSFET(金函酸化物半球体電界効果トランジスタ)の容量低減技術に関する。

(背景技術)

二重拡散型と呼ばれる縦型のMOSFETは第1型に示すように、例えばn⁻型およびn⁺型シリコン基体1a,1bをドレインとしてその一主表面の一部にp型領域2を拡散し、このp型領域2を拡散してソースとし、ソースの形成されないp型領域3を拡散してソースとし、ソースの形成されないp型領域設面の一部をチャネル部4としてその上にSiO;からなる絶域膜5を介して多結晶シリコンからなるゲート電極6を形成するとともに、ソースとなるn⁺型領域5とそれに隣接するp型領域2の設面にアルミニウム膜からなるソース電値7を設けた構造を有し小型であって高耐圧化に有効なスイッチング用MOSFETとして実用されている。

二重拡散型のMOSFETのゲート駆動にあたって200KHz 以上の高周波領域ではMOSFE Tの損失はスイッチング損失が主になってくるもので、スイッチング損失はゲート入力容量の蓄積 電荷量によって失定される。すなわち、第1 図を参照し、ゲート入力容量(Ciss)は、ゲート・ソース開容量Cgsとゲート・ドレイン間容量Cgd

の和Cgs+Cgd であり Cgs+Cgd が大きいほど 充放電電力が必要となってくる。

これまでの概型MOSFETの構造ではゲートが n 型のドレイン基板にオーバーラップしているため Cgd が大きくなり、ドライブ電力による損失が問題となることが本出額人によってあきらかとされた。

このようなCissを小さくする手段としてオフセットゲート型パワーMOSFETが提案されている。これは第2図に示すように基体表面の一部1cで「型ドレイン領域を広くとりゲート電腦をチャネル領域上以外の部分から後退させソースで低がドレインの上に絶縁膜を介して優するようにして、ゲート・ドレイン間に容量(Cgd)を生じない構造としたものである。このようなオフセットゲート型構造ではCgdはなくなりゲート入力容量Cgsのみとなって小さくなるが、ドレイン領域を変形するために拡散工程が複雑になり単位面覆当りのチャネル幅を大きく設けることができず、又、p型領域が両

個から迫っているためドレイン部の段方向抵抗 R_{ON}(オン抵抗)が大きくなる点で不利であるという問題点が生ずることが本出與人によってあきらかとされた。

(発明の目的)

本発明の目的とするところは、ゲート・ドレイン容量 Cgd を低級でき、しかも簡単なプロセスで形成できる超級ゲート半導体装置の提供にある。 GS明の概要)

本額において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、n型半導体シリコン部体をドレインとしてその一主装面の一部に部体と逆導電型のp型領域が形成され、このp型領域表面の一部にn⁺型領域がソースとして形成され、ソースの形成されないp型領域表面をチャネル部としてその上に 地域膜を介して多結晶シリコン層からなるゲート 形成された絶縁ゲート型半導体装置であって、上 記チャネル部に聞まれたドレイン上の多結晶シリ

コン層がゲートから電気的に切離されるとともに ソースに区続されることにより、ゲート・ドレイ ン間の容益を供談したものである。

(與 施 例)

第3図、第4図は本発明を二重拡散型 n チャネルパワーM O S F E T に適用した場合の一実施例を示し、第3図は平面図、第4図は第3図におけるA - A 切断断面図である。同図において第1図、第2図と共通の網成部分は同一指示番号により指示されている。

第4図に示すようにゲート領域において、チャネル部4に聞まれたドレイン部 n 型シリコン 基体の 直上に 絶縁 限5を介してポリシリコン層 8 が形成され、このポリSi層 8 は第3図に示すように同じポリシリコン層からなるゲート 6 と 世気的に 切り 離された 性比抵抗の 島領 坂として 形成され、このポリシリコン 層 8 に対してソース 電極 (S) となる A & 配線 7 が上部の 絶縁 膜 9 の 窓 開部 8 a を 向して 後続されて ソースフィールドプレートとして 利用されている。

第5図~第10図は上配二重拡放型MOSFE Tの製造プロセスを示す工程制面図であって、以 下、各工程に対応させて説明する。

(1) n⁻・n⁺ 型シリコン茲板 (ウエハ) 1 a , 1 b を用意し、熱酸化してその装面にゲート酸化酸 (SiO₂ 膜) 5 を形成し、その上にシリコンを気相よりデポシットしポリシリコン格 6 を形成する (第5 図)。

(2) ホトレジスト処理を行ない、ソース・ドレイン拡散を行う部分及びゲート境界部分のポリシリコン層を取り除き、ゲート部6とそれ以外の部分 8とに分離する(第6図)。

図)。

(5) 一部 にソース 拡散用のコンタクト部を形成し、リン(P) 又は ヒ素(As) を高濃度デポジット (又はイオン打込み)し、拡散してソースとなる n⁺ 型領域 3 を p 型領域 2 設面に形成する(第 9 図)。

(6) 全面に気相化学析出 SiO_x (CVD-SiO_x)又はリン・シリケート・カラス(PSG)をデポジットして、層間絶縁膜9を形成する。この後、ソース・コンタクトのためのホトエッチングを行ない、ソースとなるn⁺型領域3とそれに隣接するp型領域3の一部を露出すると同時に、ゲートから切り離されたポリシリコン層の一部を露出する(第10図)。

さいごにアルミニウムを蒸着し、パターニング エッチすることにより、第3図,第4図に示すよ うにソースロ⁺ 型領域にコンタクトするとともに グートから切り離されたポリシリコン脳8にコン タクトするソース電ω(ソース,フィールドブレ ート)7を伯る。

したがって、本発明によれば下記の効果が得られる。

(1) ドレイン上のポリシリコン層をゲートより分離したことによりCgdが低減され、したがって入力容量Cissの低減ができる。すなわち、これまでのゲートと分離されないポリシリコン層を有するMOSFETと対比して面積計算した場合、本発明の构造では30~40%容量の低減ができる。第11図及び第12図は本発明によって容量低減ができる。の効果をCiss-Vas曲線図及びCiss(出力容量Coss)ーVDS 曲線図で示している。図中の実線は、従来の二類拡散型パワーMOSFETの特性曲線であり、点線は本発明による二重拡散型パワーMOSFETの特性曲線である。

(2) Cgdが低級されることにより帰還容量 Crss が低級できる(第12図参照)。すなわち、これ (効果)

以上奥施例で述べた本站例によれば、下記の理由で同配目的が選成できる。ドレイン n⁻ 製 基 板 とオーバーラップするゲートポリシリコン層がなくなるため、Cgdが 放成し、入力容積 Ciss, 船 選容量 Crss(= Cgd)の低波を図ることができる。ソースと接続されたポリシリコン層 8 とドレイン n⁻ 型 基 板 との 間の容 紙の 取大は 第 4 図 に 点 級 で示す 空 乏 層 1 2 の 体がりによりほとんど 無 視できる。

なお、ゲートとなるポリシリコン層 6 とソース に接続されたポリシリコン層 8 との間隔 d は大き すぎるとゲート先端部に電界が独中し負性抵抗が 発生するため、ドレインn 型額 k 1 a の 濃度が 高くなる 性間隔 d を小さくしてピンチォフを退や かに行う必要がある、この関係は n 型額 kの 過 度が 1 0 ¹⁴ cm ⁻³ の場合で d は 4 μ m 以下、5×1 0 ¹⁴ cm ⁻³ の場合で 2 μ m とする。

ゲートドライブ他力 P_{α} は P=i V. i=Q/t =C V/ι より $P_{\alpha}=CV^{2}/\iota=f$ c V^{2} となる。

までのMOSFETと対比して前間計算した場合、 本発明の構造では頻澄容散が40~50%低級で きる。

(3) 入力容量 Cissの低級によりスイッチング時間とりわけ下降時の tfは2/3に低級できスイッチグ特性が向上する。そして高周波特性の向上が期待できる。第13図及び第14図は本発明による容量低級されたMOSFETのスイッチング特性を示している。

(4) ポリシリコンのパターニング形状を変えるの みで工程に変更がなく簡単なプロセスで実現でき る。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上配実施例に限定されるものではなく、その必旨を適脱しない範囲で概々変更可能であることはいうまでもない。

(利用分野)

本発明は軽製のMOSFET一般に適用できる ものであり、特に1セル当りのゲート前間が大き な島母性(400V~1000V)のMOSFET 製品及び1チップのゲート面積が大きな低まン抵 抗MOSFETに適用して有効である。本発明は、 また、ゲートから精度よくソースを切り離す場合 の数却加工技術に応用できる。

図面の簡単な説明

第1図は、二重拡散型MOSFETの一例を示す助面図である。

第2図は、オフセットゲート型MOSFETの 例を示す助面図である。


第3図及び第4図は、本発明による二重拡放型MOSFETの一更施例を示し、このうち第3図は平面図、第4図は第3図におけるA-A、視断面図である。


第5四~第10回は、本発明による二斯拡散型 MOSFETの製造プロセスの例を示す工程所面 図である。


第11回及び第12回は、本発明によるMOS FET(点額)の容益特性を世来のもの(契線) と比収した曲線図である。 第13図及び第14図は本発明によるMOSF ETのスイッチング特性をがす曲線図である。


1a,1b:n-・n+型シリコン結体(ドレイン)、
2:p型領域(ベース)、3:n+製領域(ソース)、
4:チャネル部、5:他縁敗、6:ポリー(多結晶)
シリコンゲート電極、7…ソース電極、8:ソースと投続するポリシリコンド、9:層間結縁膜
(PSG)、10:ホトレジストマスク、11:
彼化膜、12:空乏層。


代理人 弁理士 髙 栃 明 夫












第 1 3 図



第 1 4 図

